PATENT ABSTRACTS OF JAPAN

(11) Publication number: 60062234 A

(43) Date of publication of application: 10.04.85

COPYRIGHT: (C)1985,JPO&Japio

(51) Int. CI

H03K 19/00 H03K 19/094

(21) Application number: 58168269

(22) Date of filing: 14.09.83

(71) Applicant:

OKI ELECTRIC IND CO LTD

(72) Inventor:


OHASHI ISAO SHIN YASUHIRO

(54) TRI-STATE INPUT CIRCUIT

(57) Abstract:

PURPOSE: To reduce power consumption, obtain tolerance to variation in source voltage, and widen an in-use source voltage range by deciding on an input state sequentially by a timing signal, and holding the result in a storage circuit and outputting it as a 2-bit binary signal.

CONSTITUTION: A signal input terminal 16 is connected to data input terminals of storage circuits 21 and 22 through a C-MOS buffer circuit 17 which decides an input signal as a digital signal. The terminal 16 is connected to the output of the CMOS inverter circuit 25 consisting of P channel MOSFET18 and N channel MOSFET19. The circuit 21 holds the output signal of the circuit 17 selectively with the next timing signal and sends it out to the 1st signal output part from a terminal 23. The circuit 22, on the other hand, holds the output signal of the circuit 17 selectively with the next timing signal or timing signal after the next timing signal, and sends it out to the 2nd signal output part from a terminal 24.



⑲ 日本国特許庁(JP)

⑩特許出願公開

⑩ 公 開 特 許 公 報 (A) 昭60-62234

@Int_Cl_4

識別記号

庁内整理番号

匈公開 昭和60年(1985)4月10日

H 03 K 19/00 19/094 101

8326-5 J 8326-5 J

審査請求 未請求 発明の数 1 (全7頁)

❷発明の名称 三状態入力回路

②特 願 昭58-168269

②出 願 昭58(1983)9月14日

砂発 明 者

勲

東京都港区虎ノ門1丁目7番12号 沖電気工業株式会社内

@発明者 真

康 博

東京都港区虎ノ門1丁目7番12号 沖

沖電気工業株式会社内

⑪出 願 人 沖電気工業株式会社

東京都港区虎ノ門1丁目7番12号

四代 理 人 弁理士 菊 池 弘

大

明細 暫

1. 発明の名称

三状態入力回路

2. 特許請求の範囲

(1) 第1タイミング信号により信号入力端子に第1と第2の電源電位レベルを伝達する負荷手段としての C-MOSインパータ回路と、信号入力協会子の入力信号をデイジタル信号に判定する C-MOSパッフア回路と、この C-MOSパッフア回路と、この C-MOSパッフア回路の出力信号を第2タイミング信号により選択的に保持して第1信号出力部へ出力する第1記憶手段とを具備してなる三状銀入力回路。

(2) C-MOS インパータ回路を構成する P チャン ネル MOS FET 及び N ーチャンネル MOS FET の ソース・ドレイン間が海通した時の抵抗値が数10 Kg から数 1 0 0 Kg 程度の高抵抗であることを 特徴とする特許別次の範囲第 1 項配数の三状態入 力回路。

3. 発明の詳細な説明

(技術分野)

この発明は三状態入力回路、特に、MOSトランジスタで構成され、かつ低消費能力、低電圧で動作する三状態入力回路に関するものである。

(従来技術)

三状態入力回路は、信号入力端子に"L"または"H"レベル信号が入力された状態又は信号入力端子の開放状態を判定して、2ビットバイナリ信号として出力するものである。この型の信号入力回路は、アイジタル集積回路の端子数を削減可能にするために極めて有効である。

従来のC-MOS構造の三状態入力回路を第1図に示す。この図において、信号入力端子1は抵抗10,11の各一端に接続されているとともに、Nチャンネル MOS FET 2およびPチャンネル MOS FET 3のゲートにも接続されている。抵抗10の他端は、第1固定電源電位入力端子6に接続されている。この第1固定電源電位入力端子6

にはPチャンネルMOS FET 3のソースと抵抗4の一端も接続されている。抵抗4の他端はNチャンネルMOS FET 2のドレインに接続され、そのドレインは第2信号出力端子9に接続されている。PチャンネルMOS FET 3のドレインは、第1信号出力端子8に接続されるとともに、抵抗5の一端に接続されている。そして、抵抗5の他端とNチャンネルMOS FET 2のソースおよび抵抗11の他端は、第2固定電源電位入力端子7に接続されている。

第2図向は、NチャンネルMOS FET 2の電源 電位12(たとえば5V)及びグランド電位13 (たとえば0V)に対するスレッショルド電位14 (たとえば1V)を示すものである。つまり、N チャンネルMOS FET 2は、スレッショルド電位 14以上、電源電位12以下の斜線で示す電位が ゲートに入力された時、ソース・ドレインが導通 し、スレッショルド電位14以下、グランド電位 13以上の電位がゲートに入力された時、ソース・ ドレイン間が開放状態となる。

MOS FET 3 はソース・ドレイン間が導通する。 よつて、N チャンネル MOS FET 2 のドレインは "H"レベルとなり、P チャンネル MOS FET 3 の ドレインも"H"レベルが生じ、これらのレベルが 各々出力端子9及び8より出力される。

次に、信号入力端子1をオープン状態にすると、信号入力端子1には、抵抗10及び11からなる分圧回路により分圧された低圧が発生する。いま、抵抗10及び11の抵抗値が同程度(たとえば10K2~100K2程度)であるならば、分圧電圧として約2.5 Vが得られる。そして、この2.5 Vが前記NチャンネルMOS FET 2及びPチャンネルMOS FET 3のケートへ入力される。2.5 Vがケートに入力された場合、第2図から明らかなように、PチャンネルMOS FET 3かよびNチャンネルMOS FET 2のソース・ドレインは共に導通する。よつて、NチャンネルMOS FET 2のドレインには"L"レベルが生じ、PチャンネルMOS FET 3のドレインには"H"レベルが生じ、各々のレベルは第2かよび第1信号出力端子9、8より出力

第2図6)は、PチャンネルMOS FET 3の電源 電位12(たとえば5V)およびグランド電位13 (たとえば0V)に対するスレッショルド電位15 (たとえば4V)を示すものである。PチャンネルMOS FET 3は、スレッショルド電位15以下、グランド電位13以上の斜線で示す電位がゲートに入力された時、ソース・ドレイン間が調査し、スレッショルド電位15以上、電源電位12以下の電位がゲートに入力された時、ソース・ドレイン間が開放する。

以下、第2図に示す特性を有するNチャンネルMOS FET 2及びPチャンネルMOS FET 3を使用した従来の三状態入力回路の動作説明を行う。今、第1固定電源電位入力端子6へ+5V、第2固定電源電位入力端子7に0Vを加え、信号入力端子1へ"L"レベル(0V)を加えたとすると、NチャンネルMOS FET 2及びPチャンネルMOS FET 3のゲートが0Vとなるため、第2図の特性から明らかなように、NチャンネルMOS FET 2はソース・ドレイン間が開放し、Pチャンネル

される。

次に、信号入力端子1に"H"レベル(5 V)を入力すると、NチャンネルMOS FET 2 かよびPチャンネルMOS FET 3 の各々のゲートに"H"レベルが伝達されるため、第2 図の特性により、NチャンネルMOS FET 2 のソース・ドレインは導通し、PチャンネルMOS FET 3 のソース・ドレインは開放となる。よつて、NチャンネルMOS FET 3 のドレインは第2 固定電源電位と導通して"L"レベルとなり、PチャンネルMOS FET 3 のドレイン側も抵抗5を通して第2 固定電源配位と接続されているため、やはり"L"レベルとなり、B かのレベルは第2 及び第1 信号出力端子9 、8 より出力される。

以上の関係をまとめると第1表のようになる。

第 1 表

入力レベル	第1億号出力端子	第2個号出力端子
* H *	L	L
オープン	н	L
- L -	н	н

との表より明らかなように、信号入力端子1へ入力される"H",オープン,"L"レベルは2ピットバイナリ信号にデコードされて出力される。

しかし、上記従来の三状態入力回路には次のよ うな欠点があつた。

(1)信号入力端子1のいかなる状態においても常に低流が流れ、低消費電力を必要とする回路装置内では使用困難であつた。たとえば、第1固定電源単位入力端子6が6~16Vで数100μA程度の電流が流れる。

(2) 分圧回路を構成する抵抗10,111 は、部品 点数を削減するため半導体基板表面に拡散して形成されるが、実際には、抵抗10,111 は、各々 設計値を中心として同方向に変動しない。 したが つて、分圧された低圧が変動するため、 P チャン ネル MOS FET 3 及び N チャンネル MOS FET 2 のソース・ドレイン間を共に導通させるパイプス 知价が得にくい。

(3) P 及び N チャンネル MOS FET 3 , 2 のスレ ッショルド電位 (VT) は製造工程上の条件により 変動するため、正確に設計値に一致させるととが 困難である。実際に、PチャンネルMOS FET 3 のVrはクランド電位を基準にして減少傾向にあり、 NチャンネルMOS FET 2のVrは電源電位を基準 にして減少傾向にある。したがつて、信号入力端 子1がオープン状態であるととを判定する動作範 囲が狭くなるため、誤動作の原因となる。特に、 従来回路では、実用上、5 V以下の電源電圧で動 作させるととは困難であつた。

(発明の目的)

この発明は前配の欠点を除去するために考えられたものであり、低消費電力化が行え、かつ製造工程中に生じる MOS FET のスレッショルド電圧 VTの変動による誤動作を防止し得、さらに 5 V以下の低電源電位でも安定に動作する三状態入力回路を提供することを目的とする。

(発明の概要)

すなわち、この発明の三状態入力回路は、タイミング信号により順次周期的に入力状態を判定し、 その結果を記憶手段に保持した後、2ピットパイ

ナリ信号として出力することを特徴とする。 (実施例)

以下、との発明の一実施例を図面を参照して説 明する。第3図はこの発明の一実施例であり、信 号入力端子16は、入力信号をデイジタル信号に 判定する C-MOS パップア回路 (以下、単にパッ ファという)11を通して第1のデータフリップ フロップ回路(以下 D-FFと略す)2iと第2の データフリップフロップ回路(以下 D-FFと略す) 22のデータ入力端に接続される。又、信号入力 端子!6は、PチャンネルMOS FET (以下P-MOSと略す)18とNチャンネルMOS FET (以 下N-MOSと略す)19により構成されたC-MO Sインパータ回路25の出力に接続されている。 P-MOS 1 8 のソースは VDD (高電源電位)に、 ドレインは、N-MOS 1 9 のドレインとともにC -MOS インパータ回路 2 5 の出力となり、N-MOS 19のソースはGND(低電源電位)に接続され、 P-MOS 1 8 と N-MOS 1 9 の ケート は 共 に 第 1 制御信号入力強子20に接続されている。又、第

1 および第 2 配憶手段としての前記 D-FF 2 1 , 2 2 の ク p ツ ク 入 力 端子 は 共 に 第 2 制 御 信 号 入 力 端子 2 6 に、 又、 D-FF 2 1 , 2 2 の Q 出 力 端 は 、 各 4 、 第 1 信 号 出 力 端 子 (第 1 信 号 出 力 部) 2 3 と 第 2 信 号 出 力 端 子 (第 2 信 号 出 力 部) 2 4 に 接 続 さ れ て い る 。

第4図(a)および(b)は、第3図の第1制御信号入力端子20と第2制御信号入力端子26に入力するタイミング信号(第1および第2タイミング信号)を示す。以下、第4図の信号波形図を参照して第3図の三状態入力回路の動作について説明する。

今、VDD (高電源電位)に+5 V,GND(低電 源電位)に0 Vを加え、信号入力端子16に"L" レベル(0 V)を加えたとする。この状態の時に 第1,第2 側御信号入力端子20,26 に第4 図 (a),(b)のタイミング信号を入力すれば、次のよう に動作する。

ます、第4図(a)のC1区間では、第1制御信号 入力端子20に"L"レベルが入力されているため、 C-MOSインパータ回路 2 5 は、P-MOS 1 8 のソース・ドレインが導通し、N-MOS 1 9 のソース・ドレインが導通し、N-MOS 1 9 のソース・ドレイン間は開放している。よつて、C-MOSインパータ回路 2 5 の出力すなわち信号入力端子1 6 化 "H"レベル(Vpp 覧位)が出力されようとする。しかし、P-MOS 1 8 のソース・ドレイン間の抵抗値が高く(数10 Kg~数100 Kg)、信号入力端子16 化入力されている "L"レベル(0 V)のインピーダンスが低い(数 Kg) 場合には、P-MOS 1 8 のソース・ドレイン間で電圧降下を起こし、信号入力端子16 は "L"レベル(0 V) に保たれる。

との信号入力端子16の"L"レベルは、パツファ17を通して D-FF 21,22のデータ入力端に伝達されている。そして、第1制御信号入力端子20の"L"レベルが"H"レベルになる頂前に第2制御信号入力端子26が"L"レベルから"H"レベルに立ち上がるとすれば、この前級で、D-FF21は、データ入力端に入力されているデータ信号を聞み込んでQ出力端より出力するため、第1

信号出力端子23は"L"レベルになる。

次に、第1割御倡号入力端子20に"H"レベルが入力される第4図のC2区間では、C-MOSインパータ回路25は、P-MOS18のソース・ドレイン間が開放し、N-MOS19のソース・ドレイン間は導通する。このため、C-MOSインパータ回路25の出力すなわち倡号入力端子16に"L"レベル(GND 電位)が出力される。この時、信号入力端子16には"L"レベル(0V)が入力されている。このため、信号入力端子16は、全く電流が流れることなく"L"レベルを保つことになる。

この信号入力端子16の"L"レベルは、ベッフフ17を通してD-FF21,22のデータ入力端に伝達されている。そして、第1制御信号入力端子20の"H"レベルが"L"レベルに変わる直前で第2制御信号入力端子26が"H"レベルから"L"レベルに立ち下がるとすれば、この後級で、D-FF22は、データ入力端に入力されているデータ信号を競み込んでQ出力端より出力するため、

第2個号出力端子24は"L"レベルになる。

次に、信号入力端子16をオープンにした状態で、第1および第2制御信号入力端子20,26に第4図(a),(b)なるタイミング信号を入力すれば以下のように動作する。

まず、第4図(a)の C1区間では、第1制御信号入力端子20に"L"レベルが入力されているため、C-MOSインパータ回路25は、F-MOS19のソース・ドレインが導通し、N-MOS19のソース・ドレイン間は開放している。よつて、C-MOSインパータ回路25の出力すなわち信号入力端子16に"H"レベル(VDD電位)が出力される(Cの状態では難旋が全く流れない)。

この信号入力端子16の"H"レベルは、パツフフ17を通してD-FF21,22のデータ入力端に伝達されている。そして、第1制御信号入力端子20の"L"レベルが"H"レベルに変わる直前に第2制御信号入力端子26の"L"レベルが"H"レベルに立ち上がるため、この前級で、D-FF21は、データ入力端に入力されているデータ信号を

読み込んで出力するため、第1個号出力端子23 は"H"レベルとなる。

次に、第1制御信号入力端子20に"H"レベルが入力される第4図のC2区間では、C-MOSインパータ回路25は、D-MOS18のソース・ドレイン間が開放し、N-MOS19のソース・ドレイン間が導通する。このため、C-MOSインパータ回路25の出力すなわち信号入力端子16は、"L"レベル(GND 電位)となる(この状態でも電流は全く流れない)。

信号入力端子160°L"レベルは、パッフブ17を通してD-FF21,22のデータ入力端に伝達される。そして、第1制御信号入力端子20の "H"レベルが "L"レベルに変わる直前で第2制御信号入力端子26が"H"レベルから"L"レベルに立ち下がるとすれば、この後縁で、D-FF22は、データ入力端に入力されているデータ信号を読み込んで出力するため、第2信号出力端子24は "L"レベルとなる。

最後に、信号入力端子16℃"H"レベルを入力

し、第1 および第2制御信号入力端子20,26 に第4図(a),(b)なるタイミング信号を入力すれば 以下のように動作する。

まず、第4図(a)のC1区間では、第1制御信号入力端子20に"L"レベルが入力されているため、C-MOSインパータ回路25は、P-MOS18のソース・ドレイン間が導通し、N-MOS19のソース・ドレイン間が開放となる。このため、C-MOSインパータ回路25の出力すなわち信号入力端子16に"H"レベル(Vpp)電位)が出力される。この時、信号入力端子16には"H"レベルが入力されている。このため、信号入力端子16は、全く電流が流れることなく"H"レベルを保つこととなる。

この信号入力端子16の"H"レベルは、バッフザ17を通してD-FF21,22のデータ入力端に伝達される。そして、第1制御信号入力端子20の"L"レベルが"H"レベルに変わる直前に第2制御信号入力端子26の"L"レベルが"H"レベルに立ち上がるため、この前級で、D-FF21は、データ入力端に入力されているデータ信号を観み込んで出力するため、

第1個号出力端子23は"H"レベルとたる。

次に、第1制御信号入力始子20に"H"レベルが入力される第4図のC2区間では、C-MOSインパータ回路25は、P-MOS18のソース・ドレイン間が開放し、N-MOS19のソース・ドレイン間が導通する。このため、C-MOSインパータ回路25の出力すなわち信号入力端子16は、"L"レベル(GND電位)が出力されようとする。しかし、N-MOS19のソース・ドレイン間の子といる、"H"レベルのインピーダンスが低い(数KQ) 場合には、N-MOS19のソース・ドレイン間で低圧降下を起こし、信号入力端子16は"H"レベルに保たれる。

この信号入力端子16の"H"レベルは、パツファ17を通してD-FF21,22のデータ入力端に伝達される。そして、第1制御信号入力端子20が"H"レベルから"L"レベルに変わる頂前で第2制御信号入力端子26が"H"レベルから"L"レベルに立ち下がるとすれば、この後縁で、D-FF22

は、データ入力端に入力されているデータ信号で 読み込んで出力するため、第2信号出力端子24 は"H"レベルとなる。

以上の入出力関係をまとめると第2表のように なる。

第 2 表

入力レベル	第1個号出力幾子	第2信号出力端子
н	Н	н
オープン	н	L
L	L	L L

この設から明らかなように、信号入力端子16へ入力される"H","オープン", "L" レベルは、デコードされて、2つの信号出力端子23,24より出力される。

たお、以上の説明では、P-MOS 1 8,N-MOS 1 9のソース・ドレインが導通した時の抵抗値を大きい(数10 Kg~数100 Kg 程度)としたが、この抵抗値を下げ(数 Kg)て、C-MOS インパータ回路の出力から信号入力端子間に高抵抗(数10

KS〜数100 KS程度)を入れても良い(信号入力端子16からは、高抵抗負荷としてのC-MOSインパータ回路となる)。

又、配憶手段としてのD-FFの脱み込み用パルス信号をD-FF21,22とも共通化し、前級と後級で脱み込むようにしたが、第2および第3タイミング信号の2つの読み込み用パルス信号を用いてD-FF21と22を各々別々に制御してもかまわない。ただ、C-MOSインパータ回路のゲート信号が切り替わる直前に、2つのD-FFは、データ入力端信号をそれぞれ交互に読み込む必要がある。

しかして、以上のような三状態入力回路によれば、以下のような利点が有る。

(1) 従来回路のように入力のオープン状態を判定するために必要な分圧回路を必要としないこと、および、この入力回路においては C-MOS インパータ回路 2 5 を使用するため、P-MOS 1 8 , N-MOS 1 9 が同時に導通し続けることがないため、数 1 0 μW 程度の極めて低消費電力で動作が可能

となる。なお、この入力回路において、配憶手段としてのデータフリンプフロンプ回路 2 1 , 2 2 及びタイミング信号を発生する回路を必要とするが、これらは、C-MOSゲート回路で構成できるため、数 1 0 μA 程度の動作電流しか消費しない。したがつて、入力回路全体の消費電力増加にほとんど影響を与えない。

(2) この三状態入力回路は、 C-MOS インバータ回路 2 5、パンファ 1 7の VTを厳しく設定する必要がないため、電圧変動に強く、従来回路より広い範囲(3 V~16 V)、特に低電圧で使用できる。又、製造歩留りを大幅に改善できる。(発明の効果)

以上説明したように、との発明の三状態入力回路によれば、タイミング信号により順次周期的に入力状態を判定し、その結果を記憶手段に保持した後、2ピットパイナリ信号として出力するようにしたので、低消費電力化がはかれ、かつ電源電圧変動に強く、しかも使用電源電圧範囲も広くなる。との発明の三状態入力回路は、端子数削減を

必要とする大規模集積回路において将に有効であ る。


4. 図面の簡単な説明

・第1図は従来の三状態入力回路を示す回路図、 第2図は第1図の回路で用いるMOS FET の電源 電位及びグランド電位に対するスレッショルド電 圧を示す特性図、第3図はこの発明による三状態 入力回路の一実施例を示す回路図、第4図は第3 図の回路で用いるタイミング信号の波形図である。


1 6 … 信号入力 端子、 1 7 … C-MOS パッファ 回路、 1 8 … P チャンネル MOS FET 、 19 … N チャンネル MOS FET 、 2 0 … 第 1 制御信号入力 端子、 2 1 , 2 2 … 第 1 , 第 2 の データフリップファップ回路、 2 3 … 第 1 信号出力端子、 2 4 … 第 2 信号出力端子、 2 5 … C-MOS インバータ回路、 2 6 … 第 2 制御信号入力端子。


代理人 弁理士 菊 清





第 2 図





手続補正書

昭和59年6月12日

特許庁長官若 衫 和 天 殿

1. 事件の表示

昭和58年 特 斯 顯第 168269 号

2. 発明の名称

三状態入力回路

3. 補正をする者

事件との関係 特 許 山原人

(029) 种塩氮工浆株式会社

4. 代 理 人

- 5. 補正命令の目付 昭和 年 月 日(自発)
- 6. 補正の対象

明細苷の発明の詳細な説明の機

7. 補正の内容

粉紙の通り

1) 明細費 I 4 頁 5 行「D - MOS」を「P - MOS」
と 訂正する。